IBM e Lam Research unem forças em lógica sub-1nm com High-NA EUV para produção 2030s

IBM e Lam Research anunciaram colaboração de cinco anos para desenvolver materiais, processos de manufatura e tecnologias de litografia High-NA EUV para devices de lógica sub-1nm. O trabalho ocorrerá no IBM Albany NanoTech Complex usando equipamentos Lam incluindo dry resist Aether, ferramentas etch Kiyo/Akara e ferramentas de deposição STRIKER/ALTUS. Isto constrói sobre mais de uma década de partnership que produziu breakthrough 2nm da IBM em 2021 e arquiteturas de transistor nanosheet.

A colaboração visa integração High-NA EUV dry resist process e precisão atômica em patterning, etch e deposição. Trabalho de processo sub-1nm começando em 2026 é improvável de alcançar volume manufacturing antes do início dos 2030s. O foco é em novas arquiteturas de interconexão incluindo nanosheets, nanostacks e backside power delivery—técnicas que permitem escalabilidade contínua quando encolhimento lateral convencional encontra limites físicos.

IBM, tendo saído de manufatura de chips décadas atrás, mantém sua instalação Albany como site de desenvolvimento de processo cujas inovações fluem para foundries de produção como TSMC. Lam Research traz expertise em materiais (tecnologia dry resist, adoção Aether por makers de memória em 2025) e habilidades de integração de equipamento. Litografia High-NA EUV da ASML (0.55 apertura numérica vs. 0.33 para Low-NA) é enabler crítico: melhora resolução e permite direct-print patterning em vez de workarounds multi-patterning.

Para arquitetos, isto sinaliza próxima fronteira competitiva: uma vez 2nm alcança maturidade (TSMC agora em volume production), corrida muda para sub-2nm com High-NA EUV, designs de transistor 3D e novos materiais. Roadmap de pesquisa pública de IBM e Lam informará timelines de adoção de foundry. A colaboração posiciona Lam como partner de materiais-e-equipamento para nós post-Low-NA EUV, crítico conforme foundries se diversificam de custos legacy de multi-patterning.