IBM em 25 de junho divulgou a primeira tecnologia de chip sub-1 nanômetro do mundo em 0,7nm (7 ångströms), apresentando uma arquitetura "nanostack" 3D revolucionária que empilha e distribui transistores verticalmente. O chip experimental compacta quase 100 bilhões de transistores em um dado do tamanho de uma unha—quase o dobro da densidade de transistores do nó 2nm de 2021 da IBM. A inovação usa dois wafers ligados com ligação dielétrica ultrafina em integração CMOS, permitindo que cada camada empilhada use materiais de canal diferentes e seja otimizada independentemente.
A arquitetura nanostack oferece até 50% de desempenho superior ou 70% mais eficiência energética em relação ao nó 2nm da IBM, e demonstra escalonamento de SRAM de 40%—a maior melhoria de densidade de memória no chip em mais de uma década. Esse avanço de SRAM importa para aceleradores de IA: a IBM projeta que um acelerador de 7 ångströms pode entregar 7.000 TOPS em comparação a ~1.500 TOPS hoje, potencialmente reduzindo execuções de treinamento de IA de 3 meses a 2 semanas. O avanço foi validado experimentalmente através da operação funcional de inversor CMOS e engenharia de canal independente.
A IBM não fabrica lógica em volume; ela licencia arquiteturas foundry para parceiros como Samsung, Intel, TSMC e Rapidus, que já estão instalando ferramentas para tecnologia 2nm derivada da IBM no Japão. A empresa não divulgou cronograma de comercialização, observando que a arquitetura 2nm da IBM levou cinco anos de 2021 até produção em volume. A IBM adverte sobre desafios significativos remanescentes: alinhamento e rendimento de ligação entre dois wafers avançados, complexidade de roteamento e fornecimento de energia, dissipação de calor em pilhas verticais, e penalidades de custo significativas em comparação a alternativas monolíticas. Adoção comercial mais cedo é estimada em 5+ anos.