OpenAI revela chip Jalapeño para inferência com Broadcom, alvo de implantação no final de 2026

OpenAI e Broadcom anunciaram nesta quarta-feira Jalapeño, o primeiro chip acelerador de IA customizado da OpenAI projetado especificamente para inferência de modelos de linguagem grande. As empresas afirmam que testes internos iniciais mostram desempenho por watt substancialmente melhor do que os sistemas estado da arte atual, embora benchmarks finais ainda não tenham sido liberados. O chip foi desenvolvido de design para tape-out em nove meses, um turnaround inusitadamente rápido que a OpenAI atribui ao uso de seus próprios modelos para acelerar partes do processo de design de hardware.

Jalapeño é um ASIC propositalmente construído com um chiplet de computação massivo (~840mm² die do tamanho do reticle) cercado por seis módulos de memória HBM e otimizado para inferência de baixa latência e alto throughput. Ao contrário de GPUs de propósito geral, a arquitetura é ajustada em torno dos padrões de serving de LLM, movimento de memória e eficiência de networking—equilibrando computação, memória e I/O para operar mais próximo da utilização máxima teórica. Broadcom cuida da fabricação de silício e contribui com seu silício de networking Tomahawk; Celestica fornece integração de rack e placa.

A implantação começa em escala de gigawatt no final de 2026 através da Microsoft e outros parceiros, com produção inicial de prototipagem no final de 2026 escalando nos anos seguintes. O presidente da OpenAI, Greg Brockman, disse ao CNBC que OpenAI não consegue computação rápido suficiente, ressaltando a pressão de infraestrutura que impulsiona a parceria. O CEO da Broadcom, Hock Tan, notou que a demanda de computação dos seis clientes hyperscaler da empresa é insaciável e esperado permanecer elevada até 2028.

Para arquitetos de IA, Jalapeño sinaliza o movimento da OpenAI de possuir a stack completa—de modelos a hardware de inferência—para reduzir custos e latência no serving. Isso importa porque OpenAI controla tanto a workload quanto o silício, permitindo co-otimização hardware-software mais ajustada do que GPUs de prateleira podem entregar. O ciclo de design de nove meses e os planos de escala gigawatt sugerem uma alternativa credível ao domínio da NVIDIA em infraestrutura de inferência, embora números de desempenho rigoroso ainda estejam pendentes.