TSMC 2nm Atinge 70% de Rendimento, Visa 140K Wafers/Mês até Fim de 2026 com Gargalo CoWoS
O processo 2nm de próxima geração da TSMC, que entrou em produção em volume no Q4 2025 usando transistores nanosheet Gate-All-Around (GAA), já conseguiu 70% de rendimentos iniciais — um marco forte para um nó de ponta. A empresa visa uma taxa de rendimento de 80% para a variante aprimorada N2P que será lançada em H2 2026. Esta maturação rápida é crítica: a empresa espera dimensionar a produção 2nm para mais de 100.000 wafers mensais até o final de 2026, com algumas estimativas chegando a 140.000 wafers/mês, quase igualando a capacidade 3nm atual. Fab 22 em Kaohsiung é o hub de produção primário, com três fabs 2nm adicionais planejadas em Taiwan para suportar demanda de longo prazo.
O nó N2 oferece uma melhoria de desempenho-por-watt de nó completo em relação a 3nm: ganhos de velocidade de 10–15% na mesma potência, ou redução de potência de 25–30% na mesma velocidade, além de aumento de densidade de transistor de 15%+. Estes ganhos de PPA são particularmente valiosos para chips de inferência de IA onde a largura de banda de memória e a eficiência térmica importam. Apple bloqueou mais da metade da produção 2nm inicial da TSMC para seus chips A20 e M6, mas a verdadeira história é data center: NVIDIA, Google, Amazon e outros hiperscalers estão competindo por capacidade para implantar chips 2nm em seus aceleradores de IA de próxima geração ao longo de 2026–2027.
Porém, o gargalo não é nós de lógica — é embalagem. O CoWoS (Chip-on-Wafer-on-Substrate) 2.5D da TSMC, essencial para unir dies de computação com pilhas de HBM, se tornou o gargalo crítico. A demanda está dobrando de ~35.000 wafers/mês em 2024 para 70.000+ até o final de 2025, com crescimento adicional em 2026. A TSMC está dedicando 10–20% de capex de 2025–2026 a instalações de embalagem avançada e teste, além de lançar duas plantas de embalagem dedicadas no Arizona. Para arquitetos projetando sistemas de IA de próxima geração, a lição é clara: a disponibilidade de lógica 2nm não é mais o fator limitante. O acesso à capacidade de CoWoS agora é o verdadeiro gargalo de suprimento limitando quando seu chiplet de acelerador classe H200 ou Blackwell pode enviar em volume.
Fontes
- Primary source
- heqingele.com
“TSMC's 2nm process has demonstrated impressive initial yield rates of approximately 70%; for N2P process, TSMC targets 80% yield rate; production capacity projected at over 100,000 wafers monthly by end-2026, potentially reaching 140,000”
- longyield.substack.com
“TSMC's CoWoS capacity is projected to double from ~35,000 wafers/month in 2024 to 70,000 by end-2025; CFO noted roughly 10–20% of 2025 capex going into advanced packaging/test facilities”
- globalsemiresearch.substack.com
“TSMC's 2nm process capacity expected to exceed 200,000 wafers by end of 2026, potentially reaching above-expectation level of 220,000 wafers”
- investor.tsmc.com
“2-nanometer technology successfully entered high volume manufacturing in 4Q'25, with good yield, and we expect a fast ramp in 2026”