TSMC, imec, ASML demonstram transistores 2D em pitch de 50nm em wafers de 300mm

TSMC, imec e ASML demonstraram conjuntamente dispositivos CMOS (complementary metal-oxide-semiconductor) usando dicalcogenetos de metais de transição atomicamente finos (TMDs) em um pitch poly de contato de 50nm em um wafer de 300mm—o pitch mais apertado já alcançado para dispositivos 2D e dentro do alcance do silício líder atual. O trio apresentou resultados esta semana no Simpósio IEEE/JSAP sobre Tecnologia e Circuitos VLSI.

Os transistores de canal-n usam dissulfeto de molibdênio (MoS2) e o canal-p usa diseleneto de tungstênio (WSe2) ou dissulfeto de tungstênio (WS2), impressos com uma única exposição EUV para produzir comprimentos de canal tão curtos quanto 28nm. Noventa e quatro por cento dos transistores integrados comutaram corretamente com uma proporção de corrente on/off acima de 100.000. A inovação chave é um fluxo de transistor de filme fino 'reverso': a equipe padronizou trincheiras de contato preenchidas com tungstênio primeiro e transferiu o canal 2D para o topo, evitando gargalos de resistência de contato que historicamente limitaram a entrega de corrente em dispositivos 2D escalados.

Este marco demonstra o caminho em direção à escala CMOS pós-silício. No entanto, lacunas significativas permanecem: a integração é quasi-CMOS (materiais tipo-n e tipo-p são transferidos separadamente, não monoliticamente), transferência residual de escala de wafer em throughput de produção não é resolvida, contatos de baixa resistência precisam de validação de compatibilidade fab e dados de confiabilidade são limitados. TSMC e imec colocam canais 2D em seus roadmaps além de 2030, com cronogramas da indústria direcionando lógica 2D já em 2034 no nó de 0,7nm.

Para engenheiros de processo rastreando escala de gate, este resultado confirma que EUV single-patterning é suficiente para 50nm CPP e resolve um problema histórico de engenharia de contato. O alvo de implantação 2030+ significa que este é um marco de redução de risco de longo prazo, não um nó de produção iminente. O significado mais amplo: FETs complementares (CFETs) em 2nm (chegando ~2033) será o próximo passo imediato; canais 2D são a fronteira subsequente.