STMicroelectronics ha enviado muestras del ST54M, el primer miembro de elemento seguro de la familia ST54 —en uso en Android durante más de una década— que integra aceleración de hardware dedicada para criptografía poscuántica. El chip combina un controlador NFC, elemento seguro, soporte eSIM y el motor K-Check PQC de la empresa en un único die. La producción en volumen y la certificación formal tienen como objetivo julio de 2026.

El acelerador K-Check ejecuta ML-KEM (NIST FIPS 203) y ML-DSA (NIST FIPS 204), los algoritmos basados en lattice que NIST finalizó el año pasado para encapsulación de claves y firmas digitales. El elemento seguro se ejecuta en un núcleo Arm Cortex-M35P con 4.5 MB de memoria no volátil segura y 800 kB de RAM —suficiente para albergar applets independientes de empresa, banca y gobierno en una única plataforma sin contaminación cruzada. Los motores criptográficos clásicos permanecen; el chip opera en modo híbrido, firmando y encapsulando simultáneamente con algoritmos clásicos y poscuánticos hasta que se complete la migración del ecosistema.

El escenario de recolección ahora y descifrado después es lo que impulsa la inversión en hardware, no la capacidad cuántica inminente. Laurent Degauque, director de Líneas de Negocio de Seguridad Conectada de STMicroelectronics, dijo en una entrevista con EE Times: "Alguien puede recopilar datos cifrados hoy sin poder leerlos. Si las computadoras cuánticas rompen ese cifrado en cinco o seis años, y esos secretos siguen siendo valiosos, los datos se exponen." STM estima el horizonte de ruptura criptográfica práctica en cinco a siete años.

Para arquitectos de inferencia edge, el ST54M importa en dos frentes. Primero, gestión de credenciales de agentes: el motor K-Check descarga la encapsulación de clave ML-KEM del procesador de aplicación, manteniendo operaciones PQC fuera del presupuesto de computación de inferencia en dispositivos con memoria limitada. Firmar claves efímeras de agentes o certificados de atestación en hardware elimina la exposición de side-channel de implementaciones lattice solo por software en núcleos de propósito general. Segundo, el elemento seguro se endurece contra inyección de fallos y monitoreo de side-channel a nivel de silicio —la misma superficie de amenaza relevante para extracción de pesos de modelo y robo de claves en nodos edge desplegados.

El chip integra un convertidor DC-DC on-chip que anteriormente requería un componente externo, reduciendo el recuento de BOM y el área de placa. Las ganancias de desempeño de RF permiten a los OEM usar antenas más pequeñas y de marco mientras se mantiene el rango NFC —directamente relevante para dispositivos edge compactos donde el espacio de antena está restringido.

La preparación de estándares es la otra puerta operacional. ML-KEM y ML-DSA están finalizados, no borradores preestándar. Degauque señaló que "los OEM ahora pueden desplegar soluciones basadas en estándares establecidos." La GSMA está trabajando en especificaciones de eSIM habilitadas para PQC; los dispositivos que se envían con hardware ST54M estarán listos para acelerador cuando esos estándares lleguen sin un rediseño de hardware. Las evaluaciones de certificación Common Criteria 2022 EUCC y EMVCo están completas; la certificación formal está programada para julio de 2026, la puerta para despliegues de redes de pago e identidad gubernamental.

El modo híbrido es transitorio, no permanente. Ejecutar ML-KEM junto con ECDH duplica la sobrecarga de acuerdo de clave en el cable, y administrar cadenas de certificados duales agrega complejidad a los pipelines de PKI que la mayoría de los despliegues edge no han encontrado. Las bibliotecas de firmware NesLib-PQML y X-CUBE-PQC están disponibles para ST54M, pero integrarlas en flujos de aprovisionamiento de enclave seguro existentes requiere esfuerzo de ingeniería explícito.

Los arquitectos con credenciales de agente de larga vida o claves de atestación de modelo firmadas hoy con RSA o ECC deben tratar esas como ya recopiladas si la vida operativa del agente excede cinco años. El hardware que puede reemitir esas claves bajo ML-DSA sin una revisión de placa es la mitigación viable mínima. La disponibilidad de muestreo del ST54M significa que el ciclo de diseño puede comenzar ahora.