A TSMC está com aproximadamente $1 bilhão em processadores A20 Pro fabricados aguardando suprimentos de DRAM antes de serem embalados, criando um gargalo crítico apenas seis semanas antes do lançamento do iPhone 18 Pro. O A20 Pro é o primeiro chip da Apple no processo N2 da TSMC, e usa um novo processo Wafer-Level Multi-Chip Module (WMCM) que integra DRAM e processador no nível do wafer—significando que a embalagem não pode prosseguir sem a memória chegar simultaneamente. A produção N2 tem bons rendimentos e volumes fortes; o constrangimento é inteiramente upstream na oferta de DRAM.
A Apple fornece DRAM principalmente da Micron, com volumes menores de SK Hynix e Samsung, mas os três principais fornecedores de memória redirecionaram capacidade para High-Bandwidth Memory para aceleradores de IA, que comandam margens por wafer muito mais altas do que o LPDDR5X que Apple precisa. A Apple tentou qualificar a CXMT da China como quarta fonte, mas depois de navegar complicações geopolíticas, a capacidade da CXMT já está comprometida com compradores chineses a preços competitivos.
De acordo com fontes próximas à cadeia de suprimentos, a Apple e seus montadores permanecem confiantes de que podem atender à demanda inicial do iPhone 18 Pro, mas alertam que os tempos de espera online podem se estender rapidamente e o inventário de varejo pode secar se a escassez persistir. A divulgação recente de ganhos da TSMC revelou que os dias de inventário subiram sete dias para 87 no Q2, atribuído principalmente ao aumento da N2, sinalizando wafers se acumulando downstream. A montagem final na Foxconn e BYD na China poderia comprimir cronogramas de produção, colocando alguns modelos de iPhone 18 Pro em risco de escassez nas primeiras semanas.
Para arquitetos: esta é uma crise real de cadeia de suprimentos na intersecção da fabricação de semicondutores e inovação de embalagem. O avanço agressivo da Apple para integração de memória no nível de wafer deixa zero flexibilidade para atrasos de memória, e expõe um constrangimento difícil—a oligarquia de fornecedores de DRAM e sua realocação estratégica de capacidade de wafer para IA. Este padrão se propagará em qualquer fornecedor dependente de nós de processo de ponta emparelhados com memória de alto desempenho.