IA agentica aborda lacuna de produtividade em verificação RTL, relata EE Times
Sistemas de IA agentica estão sendo implantados para abordar um gargalo histórico no design de semicondutores: verificação em nível de transferência de registrador (RTL), que consome 60–70% dos ciclos de design. Agentes de IA agora podem gerar e otimizar autonomamente casos de teste, acelerando fluxos de trabalho de verificação.
Para equipes de design de chips, essa automação reduz tempo de verificação manual e detecta falhas de design mais cedo, encurtando o tempo de chegada ao mercado. À medida que a demanda por silício customizado cresce—especialmente para aceleradores de IA—verificação agentica se torna uma vantagem competitiva no pipeline de design para fab.