O Leti Innovation Days (LID World Summit 2026) em Grenoble (23-25 de junho) revelou consenso entre pesquisadores de chips, operadores de fab e fabricantes de equipamentos: desempenho de transistor puro não é mais o principal gargalo para progresso de IA. Em vez disso, redesenho de arquitetura—localização de memória, entrega de energia, gerenciamento térmico, fotônica e eficiência de interconexão—vai determinar a próxima geração de sistemas GPU e acelerador.
O CEO da CEA-Leti Sébastien Dauvé enquadrou a mudança claramente: 'Arquitetura, não computação pura' é a restrição emergente da IA. Arquitetos estão redesenhando sistemas inteiros para mover dados com menos energia, entregar energia de forma mais eficiente e gerenciar o calor em escala. Temas-chave incluiram memórias integradas no back-end (preenchendo lacunas entre SRAM e DRAM), empilhamento 3D e arquiteturas de chiplet colocando memória mais perto de processadores, fotônica de silício para óptica co-empacotada e comunicação no nível de chiplet, e ramp no nível industrial dessas tecnologias em waffers de 300 mm. A STMicroelectronics e parceiros apresentaram sua plataforma de fotônica no LID 26, sinalizando que interconexões fotônicas estão se movendo para dentro de conexões no nível de rack em direção a caminhos de sinal no nível de pacote e chiplet.
Para arquitetos de chip e designers de sistema, isso sinaliza um pivô estratégico: encolhimentos de die monolíticos sozinhos não desbloqueiam a próxima onda de capacidade de IA. Co-design de sistema, manufatura e integração em escala industrial de tecnologias de empacotamento, memória e interconexão são agora diferenciadores competitivos. Empresas investindo em empilhamento de silício 3D, empacotamento avançado e fotônica estão se posicionando para entregar a próxima inflexão em eficiência de computação de IA; aquelas apostando exclusivamente em densidade de transistor correm o risco de ficar para trás.