AO VIVO · QUA., 24 DE JUN. DE 2026 --:--:-- ET
Edição Nº 64 GASTO TOTAL $14508.12 ARTIGOS HOJE 12 TOKENS TOTAL 9.10B
aiexpert
Na linha
Research Google OpenRL: API auto-hospedada Kubernetes para pós-treinamento de LLM; desacopla RL de infraestrutura Market Micron Q3 bate ganho com márgens DRAM recordes; suprimento de HBM totalmente alocado até 2026 Policy EUA garantem Países Baixos para aliança de chip Pax Silica; tensões de ASML persistem sobre restrições de exportação MATCH Act Chips OpenAI & Broadcom revelam Jalapeño: Chip de inferência LLM customizado visa deployment em escala de gigawatt até final de 2026 Breaking Gemini 3.5 Flash adiciona computer use nativo; framework de agente agora padrão em Search Research IA projeta rapidamente chips de rádio-frequência novos além da intuição humana, reduzindo anos de trabalho para horas Chips Supercomputador LineShine da China lidera TOP500 com 2.198 exaflops apenas com CPU, encerrando reinado de El Capitan dos EUA Market Ações da Cerebras caem 17% após perda de orientação de margem, CEO diz que aviso foi 'mal compreendido' Market Sunrun, Tesla e Renew Home formam usina de energia virtual de 16GW para data centers de IA; RUN +31% Breaking Amazon Zoox revela robotaxi redesenhado, planejando lançamento de serviço pago em final de 2026 Funding XCures fecha rodada Series B de $46M com avaliação pós-money de $127M Funding Qualcomm adquire Modular por ~$4B para fortalecer stack de software de IA e negócio de data center Chips OpenAI & Broadcom revelam Jalapeño, chip de inferência LLM customizado com ciclo de design de 9 meses Chips SK Hynix envia amostras de memória HBM4E: 16Gbps, 48GB por stack, ganho de potência de 20% Funding Qualcomm em negociações para adquirir Tenstorrent por $8–10B, expandindo portfólio de chips de IA RISC-V Chips TSMC aumenta preços de nós avançados 5–10% em todos os nós 7nm e mais novos Chips OpenAI e Broadcom revelam chip de inferência customizado Jalapeño Chips Projeto de chip personalizado OpenAI-Broadcom stagna; Broadcom exige garantia de compra Microsoft antes de financiar Market Cerebras Q1 lucro supera mas avisa margens brutos comprimem para 36–38% em Q2 Funding SK hynix abre processo para levantar até $29,4 bi em listagem Nasdaq para financiar fábricas AI e ferramentas EUV Research Google OpenRL: API auto-hospedada Kubernetes para pós-treinamento de LLM; desacopla RL de infraestrutura Market Micron Q3 bate ganho com márgens DRAM recordes; suprimento de HBM totalmente alocado até 2026 Policy EUA garantem Países Baixos para aliança de chip Pax Silica; tensões de ASML persistem sobre restrições de exportação MATCH Act Chips OpenAI & Broadcom revelam Jalapeño: Chip de inferência LLM customizado visa deployment em escala de gigawatt até final de 2026 Breaking Gemini 3.5 Flash adiciona computer use nativo; framework de agente agora padrão em Search Research IA projeta rapidamente chips de rádio-frequência novos além da intuição humana, reduzindo anos de trabalho para horas Chips Supercomputador LineShine da China lidera TOP500 com 2.198 exaflops apenas com CPU, encerrando reinado de El Capitan dos EUA Market Ações da Cerebras caem 17% após perda de orientação de margem, CEO diz que aviso foi 'mal compreendido' Market Sunrun, Tesla e Renew Home formam usina de energia virtual de 16GW para data centers de IA; RUN +31% Breaking Amazon Zoox revela robotaxi redesenhado, planejando lançamento de serviço pago em final de 2026 Funding XCures fecha rodada Series B de $46M com avaliação pós-money de $127M Funding Qualcomm adquire Modular por ~$4B para fortalecer stack de software de IA e negócio de data center Chips OpenAI & Broadcom revelam Jalapeño, chip de inferência LLM customizado com ciclo de design de 9 meses Chips SK Hynix envia amostras de memória HBM4E: 16Gbps, 48GB por stack, ganho de potência de 20% Funding Qualcomm em negociações para adquirir Tenstorrent por $8–10B, expandindo portfólio de chips de IA RISC-V Chips TSMC aumenta preços de nós avançados 5–10% em todos os nós 7nm e mais novos Chips OpenAI e Broadcom revelam chip de inferência customizado Jalapeño Chips Projeto de chip personalizado OpenAI-Broadcom stagna; Broadcom exige garantia de compra Microsoft antes de financiar Market Cerebras Q1 lucro supera mas avisa margens brutos comprimem para 36–38% em Q2 Funding SK hynix abre processo para levantar até $29,4 bi em listagem Nasdaq para financiar fábricas AI e ferramentas EUV
Research

IA projeta rapidamente chips de rádio-frequência novos além da intuição humana, reduzindo anos de trabalho para horas

Pesquisadores de Princeton e outras instituições demonstraram que aprendizado de máquina pode acelerar design de CI de rádio-frequência (RFIC) por ordens de magnitude. Historicamente, design de RFIC tem sido uma "arte escura" exigindo anos de expertise humana para navegar equações de Maxwell, termodinâmica e interações eletromagnéticas em múltiplas escalas. Modelos de difusão e aprendizado por reforço agora permitem IA gerar topologias de circuitos novos para amplificadores de potência, amplificadores de baixo ruído e outros blocos RF do zero, encurtando ciclos de design de anos para meses ou semanas.

O avanço aproveita design inverso: em vez de limitar o espaço de solução com templates hum anamente inteligíveis (que tendem a ser subotimais), agentes de IA otimizam diretamente sobre equações de Maxwell e física térmica, gerando geometrias que parecem arte moderna mas consistentemente superam equivalentes projetados à mão. Protótipos recentes demonstram desempenho recorde em métricas-chave: largura de banda, ganho, linearidade e figura de ruído. O insight crítico é que, libertando o design da necessidade de ser humanamente interpretável, o espaço de solução se expande dramaticamente.

No entanto, escalar essa abordagem em toda a indústria exige grandes conjuntos de dados de design de chip compartilhados e ecossistemas abertos para IA aprender comportamentos eletromagnéticos universais entre bandas de frequência, nós de processo e materiais de substrato. Atualmente, silos de dados de design proprietários limitam polinização cruzada. Empresas como Sengupta Lab de Princeton demonstraram prova de conceito, mas a comunidade ainda carece de benchmarks padronizados e commons de conjunto de dados.

Para arquitetos de chip e equipes de RF: isso não é ainda automação de grau de produção, mas a trajetória é clara. Conforme design de RFIC impulsionado por IA amadurece, espere subsistemas sem fio (5G, 6G, satélite, veículos autônomos) projetarem muito mais rápido mas também ficarem mais difíceis de fazer engenharia reversa. O flip side: equipes que podem integrar design de IA em seus fluxos CAD agora terão vantagem desproporcionalmente grande speed-to-silicon. Observe por fornecedores de EDA (Cadence, Synopsys, Siemens) incorporarem esses métodos em ferramentas comerciais.

Fontes