<cite index="38-4">Preços de memória DDR5 subiram aproximadamente 500% ano-a-ano: um kit padrão de 64GB que custava menos de $200 há um ano agora custa mais de $1.100</cite>. <cite index="33-2">J.P. Morgan estima que preços de DRAM subiram mais de 400% desde o início de 2024 até o final de 2026</cite>. <cite index="38-2">Kits DDR5 de 128GB agora custam $3.399—dez vezes os preços históricos mais baixos rastreados—enquanto chips DRAM convencionais agora valem mais de meio quilo do que ouro sólido</cite>. <cite index="35-2">Compradores hyperscale bloquearam quase toda a capacidade global de produção DRAM para 2027 via depósitos adiantados</cite>.
<cite index="36-1">A escassez resulta de fabricantes de memória realocando capacidade longe de eletrônicos de consumo em direção a soluções de memória de IA de alta margem como HBM e DDR5 corporativo</cite>. <cite index="33-3">Hyperscalers estão garantindo saída via acordos de longo prazo (LTAs) durando cinco anos ou mais, reduzindo dramaticamente a flexibilidade de fabricantes de memória de servir demanda de consumidor</cite>. <cite index="36-2">Isto é uma realocação de soma zero: cada wafer alocado para HBM é um wafer negado a memória de smartphone e laptop</cite>. <cite index="39-2">Memória agora representa aproximadamente 35% da lista de materiais de um PC, acima de 15–18%, forçando fabricantes de PC a elevar preços de 15–20%</cite>.
<cite index="38-5">CEO da SK Hynix advertiu que 2027 será o pior ano para suprimento de memória na história da indústria, prevendo demanda vai superar produção até 2030</cite>. <cite index="31-1">Envios de smartphones são projetados para declinar 12,9% em 2026, e o mercado de PC enfrenta contração de 11,3%</cite>. Para arquitetos e operadores, DRAM não é mais um custo commodity—é agora uma restrição de suprimento e capex. Hyperscalers estão pagando preços premium e bloqueando suprimento anos de antecedência. Para construtores de infraestrutura fora desse nível, ou aceite custos de memória 2–3x ou arquitete sistemas para pools de memória de menor capacidade e desagregados confiando em expansão baseada em CXL em vez de densidade DRAM no-chip.