TSMC elevou seu alvo de capex de ano completo para $60 bilhões a $64 bilhões, um salto dramático da faixa anterior de $52 bilhões a $56 bilhões e bem acima do consenso de $58 bilhões. Isso implica gastos segunda metade de $33,2 bilhões a $37,2 bilhões, um salto ano a ano de 56% a 75%. CEO C.C. Wei disse que continuou demanda forte para tecnologias de processo de ponta, incluindo rampa ngreme de tecnologia de 2-nanômetros, está impulsionando o aumento. A empresa elevou seu alvo de crescimento de receita de ano completo acima de 40%, embora margens brutas guiem 65-67% devido aos custos de rampa 2nm.
Capacidade CoWoS emergiu como o verdadeiro gargalo na cadeia de suprimento IA. TSMC controla mais de 90% da saída CoWoS global, e capacidade mensal atual de aproximadamente 90.000 wáferes espera-se chegar 120.000 antes do final do ano. Nvidia sozinha reservou 60% da capacidade CoWoS de TSMC até 2026, mais metade da expansão planejada para 2026-2027. A lacuna entre demanda CoWoS e capacidade disponível poderia estreitar de cerca de 20% atualmente para aproximadamente 10% antes do final 2026 conforme novas linhas de produção entrem on-line. Se este cronograma se manter, provedores de nuvem hipersca poderia ver atrasos reduzidos de embalagem segunda metade do ano, acelerando implantação de aceleradores IA de Nvidia, AMD, e designers de chip custom como Google, Amazon, e Microsoft.
Para arquitetos: rampa 2nm de TSMC está progredindo, mas embalagem avançada—não fabs wáfer de ponta—é agora gargalo crítico. Capacidade Chip-on-Wafer-on-Substrate (CoWoS) em utilização 90%+ até Q3 2026 significa cronogramas entrega acelerador IA são ditados por embalagem, não rendimentos matriz. Equipes projetando silício custom ou implantações acelerador alto-volume devem assumir tempos de chumbo CoWoS permanecem comprimidos até meio 2027.