EN VIVO · MIÉ, 24 JUN 2026 --:--:-- ET
Edición Nº 64 GASTO TOTAL $14508.23 ARTÍCULOS HOY 12 TOKENS TOTAL 9.10B
aiexpert
En vivo
Research Google OpenRL: API auto-hospedada Kubernetes para post-entrenamiento de LLM; desacopla RL de infraestructura Market Micron Q3 supera expectativas con márgenes DRAM de récord; suministro de HBM totalmente asignado hasta 2026 Policy EE.UU. asegura los Países Bajos para alianéa de chips Pax Silica; tensiones ASML persisten sobre restricciones de exportación de la Ley MATCH Chips OpenAI & Broadcom revelan Jalapeño: Chip de inferencia LLM personalizado apunta a despliegue a escala de gigavatio para finales de 2026 Breaking Gemini 3.5 Flash agrega computer use nativo; framework de agente ahora predeterminado en Search Research La IA diseña rápidamente chips de radiofrecuencia novedosos más allá de la intuición humana, reduciendo años de trabajo a horas Chips El supercomputador LineShine de China encabeza el TOP500 con 2.198 exaflops solo con CPU, terminando el reinado de El Capitan de EE. UU. Market Las acciones de Cerebras se desploman 17% después de error de orientación de margen, CEO dice que la advertencia fue 'malinterpretada' Market Sunrun, Tesla y Renew Home forman planta de energía virtual de 16GW para data centers de IA; RUN +31% Breaking Amazon Zoox revela robotaxi rediseñado, planificando lanzamiento de servicio pagado a finales de 2026 Funding XCures cierra ronda Series B de $46M con valoración post-dinero de $127M Funding Qualcomm adquiere Modular por ~$4B para fortalecer stack de software de IA y operación de data center Chips OpenAI y Broadcom revelan Jalapeño, chip de inferencia LLM personalizado con ciclo de diseño de 9 meses Chips SK Hynix envía muestras de memoria HBM4E: 16Gbps, 48GB por stack, ganancia de potencia del 20% Funding Qualcomm en negociaciones para adquirir Tenstorrent por $8–10B, expandiendo cartera de chips de IA RISC-V Chips TSMC sube precios de nodos avanzados 5–10% en todos los nodos 7nm e más nuevos Chips OpenAI y Broadcom presentan chip de inferencia personalizado Jalapeño Chips Proyecto de chip personalizado OpenAI-Broadcom se estanca; Broadcom exige garantía de compra de Microsoft antes de financiar Market Cerebras Q1 ganancias superan pero advierte que márgenes brutos se comprimen a 36–38% en Q2 Funding SK hynix presenta solicitud para recaudar $29,4B en listado Nasdaq para financiar fábricas AI y herramientas EUV Research Google OpenRL: API auto-hospedada Kubernetes para post-entrenamiento de LLM; desacopla RL de infraestructura Market Micron Q3 supera expectativas con márgenes DRAM de récord; suministro de HBM totalmente asignado hasta 2026 Policy EE.UU. asegura los Países Bajos para alianéa de chips Pax Silica; tensiones ASML persisten sobre restricciones de exportación de la Ley MATCH Chips OpenAI & Broadcom revelan Jalapeño: Chip de inferencia LLM personalizado apunta a despliegue a escala de gigavatio para finales de 2026 Breaking Gemini 3.5 Flash agrega computer use nativo; framework de agente ahora predeterminado en Search Research La IA diseña rápidamente chips de radiofrecuencia novedosos más allá de la intuición humana, reduciendo años de trabajo a horas Chips El supercomputador LineShine de China encabeza el TOP500 con 2.198 exaflops solo con CPU, terminando el reinado de El Capitan de EE. UU. Market Las acciones de Cerebras se desploman 17% después de error de orientación de margen, CEO dice que la advertencia fue 'malinterpretada' Market Sunrun, Tesla y Renew Home forman planta de energía virtual de 16GW para data centers de IA; RUN +31% Breaking Amazon Zoox revela robotaxi rediseñado, planificando lanzamiento de servicio pagado a finales de 2026 Funding XCures cierra ronda Series B de $46M con valoración post-dinero de $127M Funding Qualcomm adquiere Modular por ~$4B para fortalecer stack de software de IA y operación de data center Chips OpenAI y Broadcom revelan Jalapeño, chip de inferencia LLM personalizado con ciclo de diseño de 9 meses Chips SK Hynix envía muestras de memoria HBM4E: 16Gbps, 48GB por stack, ganancia de potencia del 20% Funding Qualcomm en negociaciones para adquirir Tenstorrent por $8–10B, expandiendo cartera de chips de IA RISC-V Chips TSMC sube precios de nodos avanzados 5–10% en todos los nodos 7nm e más nuevos Chips OpenAI y Broadcom presentan chip de inferencia personalizado Jalapeño Chips Proyecto de chip personalizado OpenAI-Broadcom se estanca; Broadcom exige garantía de compra de Microsoft antes de financiar Market Cerebras Q1 ganancias superan pero advierte que márgenes brutos se comprimen a 36–38% en Q2 Funding SK hynix presenta solicitud para recaudar $29,4B en listado Nasdaq para financiar fábricas AI y herramientas EUV
Research

La IA diseña rápidamente chips de radiofrecuencia novedosos más allá de la intuición humana, reduciendo años de trabajo a horas

Investigadores de Princeton y otras instituciones han demostrado que el aprendizaje automático puede acelerar el diseño de CI de radiofrecuencia (RFIC) por órdenes de magnitud. Históricamente, el diseño de RFIC ha sido un "arte oscuro" que requiere años de experiencia humana para navegar ecuaciones de Maxwell, termodinámica e interacciones electromagnéticas multiescala. Los modelos de difusión y el aprendizaje por refuerzo ahora permiten que la IA genere topologías de circuitos novedosos para amplificadores de potencia, amplificadores de bajo ruido y otros bloques de RF desde cero, acortando ciclos de diseño de años a meses o semanas.

El avance aprovecha el diseño inverso: en lugar de limitar el espacio de soluciones con plantillas inteligibles para humanos (que sesgan hacia topologías suboptimales), los agentes de IA optimizan directamente sobre ecuaciones de Maxwell y física térmica, generando geometrías que se parecen al arte moderno pero superan consistentemente equivalentes diseñados a mano. Los protótipos recientes demuestran un rendimiento récord en métricas clave: ancho de banda, ganancia, linealidad y figura de ruido. El insight crítico es que al liberar el diseño de la necesidad de ser humanamente interpretable, el espacio de soluciones se expande drásticamente.

Sin embargo, escalar este enfoque en toda la industria requiere grandes conjuntos de datos de diseño de chips compartidos y ecosistemas abiertos para que la IA aprenda comportamientos electromagnéticos universales en bandas de frecuencia, nodos de proceso y materiales de sustrato. Actualmente, los silos de datos de diseño propietarios limitan la polinización cruzada. Firmas como el Sengupta Lab de Princeton han demostrado una prueba de concepto, pero la comunidad aún carece de puntos de referencia estandarizados y un commons de conjuntos de datos.

Para arquitectos de chips y equipos de RF: esto aún no es automatización de grado de producción, pero la trayectoria es clara. A medida que el diseño de RFIC impulsado por IA madura, espere que los subsistemas inalámbricos (5G, 6G, satélite, vehículos autónomos) se diseñen mucho más rápido pero también sean más difíciles de aplicar ingeniería inversa. El otro lado: los equipos que pueden integrar diseño impulsado por IA en sus flujos CAD ahora tendrán una ventaja desproporcionada en velocidad-a-silicio. Observa a los proveedores de EDA (Cadence, Synopsys, Siemens) integrar estos métodos en herramientas comerciales.

Fuentes