Nanostack de 0,7nm de IBM rompe barrera sub-1nm con 100 mil millones de transistores en oblea del tamaño de una uña

IBM el 25 de junio desveló la primera tecnología de chip sub-1 nanómetro del mundo en 0,7nm (7 angstroms), con una arquitectura revolucionaria "nanostack" 3D que apila y escalonadamente distribuye transistores verticalmente. El chip experimental compacta casi 100 mil millones de transistores en una oblea del tamaño de una uña—casi el doble de la densidad de transistores del nodo 2nm de 2021 de IBM. La innovación utiliza dos obleas unidas con unión dieléctrica ultrafina en integración CMOS, permitiendo que cada capa apilada use diferentes materiales de canal y sea optimizada independientemente.

La arquitectura nanostack entrega hasta 50% de mejor rendimiento o 70% más eficiencia energética versus el nodo 2nm de IBM, y demuestra escalamiento de SRAM de 40%—la mayor mejora de densidad de memoria en chip en más de una década. Este avance de SRAM importa para aceleradores de IA: IBM proyecta que un acelerador de 7 angstroms podría entregar 7.000 TOPS comparado a ~1.500 TOPS hoy, potencialmente reduciendo ejecuciones de entrenamiento de IA de 3 meses a 2 semanas. El avance fue validado experimentalmente a través de operación funcional de inversor CMOS e ingeniería de canal independiente.

IBM no fabrica lógica en volumen; licencia arquitecturas foundry a socios como Samsung, Intel, TSMC y Rapidus, que ya están instalando herramientas para tecnología 2nm derivada de IBM en Japón. La empresa no divulgó línea de tiempo de comercialización, notando que la arquitectura 2nm de IBM tomó cinco años desde 2021 hasta producción en volumen. IBM advierte sobre desafíos significativos remanentes: alineamiento y rendimiento de adhesión entre dos obleas avanzadas, complejidad de enrutamiento y distribución de energía, disipación térmica en pilas verticales, y penalizaciones de costo significativas comparadas a alternativas monolíticas. Se estima adopción comercial más temprana en 5+ años.