AO VIVO · SEG., 29 DE JUN. DE 2026 --:--:-- ET
Edição Nº 69 GASTO TOTAL $14603.40 ARTIGOS HOJE 1 TOKENS TOTAL 9.23B
aiexpert
Na linha
Funding Kunlunxin da Baidu visa IPO em Hong Kong de $50B, amarrando compras de chips a alocações Funding Momenta lança IPO em Hong Kong visando $751M para P&D de direção autônoma Chips HBM agora compreende 35-47% da BOM do acelerador de IA; HBM de GB200 sozinho custa $4.800/unidade Market Receita HBM4 da Samsung ultrapassa $1 bilhão; visa taxa de execução de $10 bilhões até final de 2026 Chips OpenAI, Broadcom desvendam chip de inferência LLM Jalapeño; implantação em escala de gigawatt visada até final de 2026 Market TSMC avisa que escassez de chips de IA persistirá até 2027; sinaliza aumento de preço 3nm de 15% H2 2026 Research DeepSeek V4 DSpark decodifica de especulação reduz latência de inferência 85%, atinge Together AI Breaking OpenAI lança rede de parceiros de $150M para certificar 300K consultores até o final do ano Breaking HP se torna adotante principal do Frontier; OpenAI dimensiona plataforma de agente de IA corporativo com parcerias de consultoria Breaking Apple solicita à Casa Branca aprovaçãoparafornecer CXMT conforme os custos de memória atingem aumentos de 20% em MacBook e iPad Funding Samsung, SK Hynix planejam capex de $1,3T ao longo de uma década sob demanda de memória para IA Breaking Lenovo, NVIDIA Parceria em AI Cloud Gigafactory; Reduzem Timelines de Implementação de Servidor de Inferência de Meses para Semanas Chips TPUs do Google Alimentam Expansão da Anthropic; Até 1M de Chips Ironwood Trancam Deal de Capacidade Multi-Gigawatt de $40B Através de 2027+ Chips NVIDIA confirma produção em volume de Vera Rubin; GPU Rubin lidera AgentPerf com 20x eficiência sobre Hopper Policy FERC ordena aos operadores de rede para expeditar conexões de centros de dados de IA; prazo de 60 dias para justificar ou reescrever tarifas Chips Subvenção CHIPS da Coherent de $50M para expansão de fábrica de fosfeto de índio; quadruplica saída de wafer de Sherman para redes óticas de IA Chips NVIDIA parceira com SK Hynix em memória de IA de próxima geração; codesenvolvendo para Vera Rubin e fábricas autônomas Chips CoWoS da TSMC atinge 98% de rendimento; roteiro SoW-X suporta 64 pilhas HBM; produção de óptica co-empacotada 2026 Chips DDR5 PNY-5600 32GB atinge $379,99 — kit 2x16GB mais barato em meio a crise de RAM; desconto de 16% Chips Produção TSMC 2nm atinge 70% de rendimento; Apple, NVIDIA trancadas até 2026 Funding Kunlunxin da Baidu visa IPO em Hong Kong de $50B, amarrando compras de chips a alocações Funding Momenta lança IPO em Hong Kong visando $751M para P&D de direção autônoma Chips HBM agora compreende 35-47% da BOM do acelerador de IA; HBM de GB200 sozinho custa $4.800/unidade Market Receita HBM4 da Samsung ultrapassa $1 bilhão; visa taxa de execução de $10 bilhões até final de 2026 Chips OpenAI, Broadcom desvendam chip de inferência LLM Jalapeño; implantação em escala de gigawatt visada até final de 2026 Market TSMC avisa que escassez de chips de IA persistirá até 2027; sinaliza aumento de preço 3nm de 15% H2 2026 Research DeepSeek V4 DSpark decodifica de especulação reduz latência de inferência 85%, atinge Together AI Breaking OpenAI lança rede de parceiros de $150M para certificar 300K consultores até o final do ano Breaking HP se torna adotante principal do Frontier; OpenAI dimensiona plataforma de agente de IA corporativo com parcerias de consultoria Breaking Apple solicita à Casa Branca aprovaçãoparafornecer CXMT conforme os custos de memória atingem aumentos de 20% em MacBook e iPad Funding Samsung, SK Hynix planejam capex de $1,3T ao longo de uma década sob demanda de memória para IA Breaking Lenovo, NVIDIA Parceria em AI Cloud Gigafactory; Reduzem Timelines de Implementação de Servidor de Inferência de Meses para Semanas Chips TPUs do Google Alimentam Expansão da Anthropic; Até 1M de Chips Ironwood Trancam Deal de Capacidade Multi-Gigawatt de $40B Através de 2027+ Chips NVIDIA confirma produção em volume de Vera Rubin; GPU Rubin lidera AgentPerf com 20x eficiência sobre Hopper Policy FERC ordena aos operadores de rede para expeditar conexões de centros de dados de IA; prazo de 60 dias para justificar ou reescrever tarifas Chips Subvenção CHIPS da Coherent de $50M para expansão de fábrica de fosfeto de índio; quadruplica saída de wafer de Sherman para redes óticas de IA Chips NVIDIA parceira com SK Hynix em memória de IA de próxima geração; codesenvolvendo para Vera Rubin e fábricas autônomas Chips CoWoS da TSMC atinge 98% de rendimento; roteiro SoW-X suporta 64 pilhas HBM; produção de óptica co-empacotada 2026 Chips DDR5 PNY-5600 32GB atinge $379,99 — kit 2x16GB mais barato em meio a crise de RAM; desconto de 16% Chips Produção TSMC 2nm atinge 70% de rendimento; Apple, NVIDIA trancadas até 2026
Chips

Gargalo de embalagem CoWoS se estende até 2027; NVIDIA mantém 50%+ da alocação de embalagem avançada da TSMC

A embalagem avançada se tornou a restrição primária na produção de acelerador de IA em 2026, superando a fabricação de wafer como o gargalo vinculante. A capacidade Chip-on-Wafer-on-Substrate (CoWoS) da TSMC está totalmente reservada até pelo menos 2026, com linhas CoWoS-S e CoWoS-L alocadas contra demanda total estimada de 2026 próxima a um milhão de wafers—acima de aproximadamente 370.000 em 2024. NVIDIA garantiu aproximadamente 50%+ da capacidade total de CoWoS avançada da TSMC até 2027, com competidores incluindo hiperscalers construindo ASIC customizados (Microsoft Maia, Google TPU, Amazon custom silicon) competindo pela alocação restante ao lado de AMD, MediaTek e Qualcomm.

A restrição composta é estrutural e durável até 2027: alocação de wafer, embalagem CoWoS e oferta de HBM são vendidos esgotados em paralelo. SK Hynix confirmou publicamente que toda sua oferta de HBM de 2026 está totalmente alocada. TSMC está expandindo a capacidade de CoWoS de 75.000–80.000 wafers/mês atualmente para 120.000–130.000 no final de 2026 e 170.000 no final de 2027, mas até essa expansão agressiva de 33% é insuficiente para atender à demanda de hiperscaler. A dominância da NVIDIA na fila de embalagem significa que até competidores com alocação de wafer garantida ainda enfrentam gargalos na ligação e integração de memória, empurrando cronogramas de entrega total de chips para 2027 ou depois.

Para arquitetos de infraestrutura, isso sinaliza que as restrições de embalagem permanecerão a variável mais vinculante até 2027, não a escassez de transisóres. Um cliente com acesso a inícios de wafer 2nm ainda enfrenta atrasos de 18–24 meses se a embalagem e memória não estiverem disponíveis. Isso força compromissos prévios de vários anos aos fornecedores e reorganização estrutural dos contratos de oferta de chips de IA em direção a acordos combinados de wafer-embalagem-memória ao invés de fluxos de aquisição separados. Os compradores agora devem negociar a alocação de capacidade de embalagem 12–18 meses antecipadamente.

Fontes