Intel XBM patent abandona interposer de silício da HBM; DRAM de transistor backend + UCIe para memória de IA eficiente em custo

Intel apresentou uma patente em uma nova arquitetura de memória de alta largura de banda (HBM) chamada Cross-Batch Memory (XBM), publicada em 2 de julho de 2026, que visa abordar o gargalo de empacotamento e rendimento do HBM baseado em interposer atual. A inovação chave: mover transistores DRAM para a camada de back-end-of-line (BEOL), eliminando completamente o interposer de silício custoso, enquanto usa links UCIe (Universal Chiplet Interconnect Express) seriais em 32 GT/s em vez da PHY paralela ampla da HBM. Intel pilha dados em até 16-altos, cada ~1,5 GB, com lógica auto-reparável (BISR) e canais reserva redundantes no dado base para melhorar o rendimento em pilhas altas.

O design troca custos de interposer e complexidade de montagem por um pacote menor nativo de chiplet. HBM convencional requer um interposer de silício roteado entre memória e lógica, adicionando 300–350 micrometros de altura e custo; a abordagem de transistor backend da XBM e I/O UCIe eliminam essa etapa. O dado base lida com serialização/desserialização e roteia todo I/O para o dado de código. O trade-off: 32 GT/s é o teto atual da UCIe, então a interface já está nos limites da especificação sem espaço óbvio para escala futura—uma restrição que Intel reconhece na patente.

Intel enquadra XBM como um esforço distinto de sua arquitetura ZAM co-desenvolvida (com SAIMEMORY da SoftBank, visando comercialização em 2029). Ambas são alternativas HBM paralelas, sinalizando que Intel está se cobrindo em padronização de arquitetura de memória. Arquitetos devem notar: XBM é intenção de patente, não um produto de envio. Porém, à medida que a largura de banda de memória se torna O gargalo para inferência de IA e cargas de trabalho agênticas (aceleradores de IA superaram a taxa de alimentação de DRAM), cada fab está atacando a interface de memória, não apenas lógica. A ênfase do XBM em reparo de rendimento e empacotamento menor sugere que Intel está se posicionando para fornecimento de HBM de baixo custo e alto volume competindo em capex por gigabyte, não apenas largura de banda por watt.