Patente Intel XBM abandona interposer de silicio de HBM; DRAM de transistor backend + UCIe para memoria de IA eficiente en costo
Intel ha presentado una patente sobre una nueva arquitectura de memoria de alto ancho de banda (HBM) llamada Cross-Batch Memory (XBM), publicada el 2 de julio de 2026, que tiene como objetivo abordar el cuello de botella de empaque y rendimiento de la HBM actual basada en interposer. La innovación clave: mover transistores DRAM a la capa de back-end-of-line (BEOL), eliminando completamente el costoso interposer de silicio, mientras utiliza enlaces UCIe (Universal Chiplet Interconnect Express) seriales a 32 GT/s en lugar de la PHY paralela amplia de HBM. Intel apila dados de hasta 16 altos, cada ~1,5 GB, con lógica de auto-reparación (BISR) y canales de repuesto redundantes en el dado base para mejorar el rendimiento en pilas altas.
El diseño intercambia costos de interposer y complejidad de ensamblaje por un paquete más pequeño nativo de chiplet. HBM convencional requiere un interposer de silicio enrutado entre memoria y lógica, agregando 300–350 micrometros de altura y costo; el enfoque de transistor backend de XBM e I/O de UCIe eliminan ese paso. El dado base maneja la serialización/deserialización y enruta todo I/O al dado de cómputo. El compromiso: 32 GT/s es el techo actual de UCIe, por lo que la interfaz ya está en los límites de especificación sin espacio obvio para escala futura—una restricción que Intel reconoce en la patente.
Intel encuadra XBM como un esfuerzo distinto de su arquitectura ZAM co-desarrollada (con SAIMEMORY de SoftBank, apuntando a comercialización en 2029). Ambas son alternativas HBM paralelas, señalando que Intel se está cubriendo en la estandarización de arquitectura de memoria. Los arquitectos deben tener en cuenta: XBM es intención de patente, no un producto que se envía. Sin embargo, a medida que el ancho de banda de memoria se convierte en EL cuello de botella para la inferencia de IA y cargas de trabajo agénticas (los aceleradores de IA han superado la tasa de alimentación de DRAM), cada fab está atacando la interfaz de memoria, no solo la lógica. El énfasis de XBM en la reparación de rendimiento y el empaque más pequeño sugiere que Intel se está posicionando para suministro de HBM de bajo costo y alto volumen que compite en capex por gigabyte, no solo en ancho de banda por vatio.