TSMC está sentada con aproximadamente $1 mil millones en procesadores A20 Pro fabricados esperando suministros de DRAM antes de poder ser empaquetados, creando un cuello de botella crítico apenas seis semanas antes del lanzamiento del iPhone 18 Pro. El A20 Pro es el primer chip de Apple en el proceso N2 de TSMC, y utiliza un nuevo proceso Wafer-Level Multi-Chip Module (WMCM) que integra DRAM y procesador a nivel de oblea—significando que el empaque no puede proceder sin que la memoria llegue simultáneamente. La producción N2 tiene buenos rendimientos y volúmenes fuertes; la restricción es completamente en el suministro de DRAM aguas arriba.
Apple obtiene DRAM principalmente de Micron, con volúmenes menores de SK Hynix y Samsung, pero los tres principales proveedores de memoria han redireccionado capacidad hacia High-Bandwidth Memory para aceleradores de IA, que generan márgenes por oblea mucho más altos que el LPDDR5X que Apple necesita. Apple intentó calificar la CXMT de China como cuarta fuente, pero después de navegar complicaciones geopolíticas, la capacidad de CXMT ya está comprometida con compradores chinos a precios competitivos.
De acuerdo con fuentes cercanas a la cadena de suministro, Apple y sus ensambladores siguen confiados de que pueden cumplir la demanda inicial del iPhone 18 Pro, pero advierten que los tiempos de espera en línea podrían extenderse rápidamente e inventario minorista podría agotarse si la escasez persiste. La divulgación de ganancias reciente de TSMC reveló que los días de inventario aumentaron siete días a 87 en Q2, atribuido principalmente al aumento de N2, señalando obleas acumulándose aguas abajo. El ensamblaje final en Foxconn y BYD en China podría comprimir cronogramas de producción, poniendo algunos modelos de iPhone 18 Pro en riesgo de escasez en las primeras semanas.
Para arquitectos: esta es una crisis real de cadena de suministro en la intersección de la fabricación de semiconductores e innovación de empaque. El cambio agresivo de Apple hacia la integración de memoria a nivel de oblea deja cero flexibilidad para retrasos de memoria, y expone una restricción difícil—el oligopolio de proveedores de DRAM y su reasignación estratégica de capacidad de oblea hacia IA. Este patrón se propagará en cualquier proveedor dependiente de nodos de proceso de punta emparejados con memoria de alto rendimiento.