Técnicas impulsadas por IA están acelerando el cierre de Design Rule Check (DRC) en diseños avanzados de System-on-Chip (SoC), reduciendo ciclos de iteración manual para equipos de diseño físico. La rotación más rápida de DRC mejora el tiempo al silicio en nodos de 3nm e inferiores.
El cambio desplaza lógica de verificación tediosa a modelos de ML, liberando diseñadores experimentados para abordar optimización arquitectónica e intercambios de energía/rendimiento—crítico conforme aumenta la complejidad del proceso.