EPYC Venice de 256-core de AMD reclama 3,3x desempeño a nivel de rack vs. NVIDIA Vera en benchmarks internos

AMD anunció sus procesadores EPYC Venice de 6ª generación construidos en el nodo de proceso 2nm de TSMC, con el modelo flagship presentando 256 cores y 512 threads—el primer chip HPC en alcanzar producción en volumen en 2nm. En benchmarks internos modelando una implementación de rack de 100kW, AMD reclama que Venice entrega 3,3x el desempeño a nivel de rack de la CPU Vera de 88-core de NVIDIA y 1,6x sobre el Xeon 6980P (128-core Granite Rapids) de Intel. La empresa reporta 27% mayor desempeño single-core por core versus Vera.

Venice ofrece 70% más desempeño de computación que la generación anterior EPYC Turin (Zen 5), con avances de arquitectura importantes incluyendo ancho de banda por socket duplicado a 1,6 TB/s (arriba de 614 GB/s), ancho de banda CPU-GPU duplicado vía PCIe 6.0, y soporte para hasta 16 canales de memoria con DDR5-8000 y MRDIMMs ejecutándose a 12.800 MT/s. El nuevo socket SP7 usa ocho CCDs Zen 6c de 32-core en lugar de los dieciséis CCDs más pequeños de Turin, llevando el cache L3 total a 1 MB—casi el triple de la cantidad de Turin.

Los benchmarks de AMD son modelados en lugar de medidos directamente; la empresa extrapoló el desempeño de Vera de datos disponibles públicamente y escaló sus propios resultados Turin por factores basados en pruebas internas. Tom's Hardware señala que estos están destinados como comparaciones direccionales en lugar de benchmarks directamente medidos. Las interconexiones, térmica y limitaciones de potencia se convierten en factores a escala de rack completo que las pruebas de socket único no pueden capturar.

Para equipos de adquisición de data-center, Venice entra en producción en Q3 2026 en infraestructura x86 estándar con refrigeración líquida, abordando el aumento de carga de trabajo de IA agéntica. AMD posee 46% de cuota de mercado de CPU para servidor (Q1 2026), y Venice llega cuando el siguiente P-core Xeon de Intel (Diamond Rapids) se retrasa hasta mediados de 2027. El chip señala impulso en la era de IA agéntica centrada en CPU—un cambio del pensamiento solo en GPU hacia optimización a nivel de rack.