El investigador Imec Patrick Vandenameele dijo a EE Times que la innovación de pila completa—integrando diseño, proceso y arquitectura en toda la línea de producción—es esencial para la competitividad de chips de próxima generación. La perspectiva subraya un cambio de optimización puntual a codiseño de silicio holístico.
Para equipos de infraestructura y compras de chips, esto señala que las mejoras incrementales de fab por síolas no competirán con estrategias abarcantes de integración vertical. Las organizaciones que buscan silicio personalizado o aceleradores de IA deben esperar que los socios exijan colaboración entre capas y ciclos de diseño más largos.