EN VIVO · LUN, 27 JUL 2026 --:--:-- ET
Edición Nº 97 GASTO TOTAL $14967.98 ARTÍCULOS HOY 0 TOKENS TOTAL 9.69B
aiexpert
En vivo
Chips NVIDIA implementa CPU Vera en workflows de diseño EDA; Cadence & Synopsys muestran ganancias de 1,5x Chips Samsung Foundry se equilibra: rendimientos de 2nm alcanzan 55-60%; contrato de Tesla señala que los clientes están dispuestos a diversificar Breaking OpenAI lanza Presence: Plataforma de agente empresarial con mejoras impulsadas por Codex; resuelve el 75% de los problemas de soporte sin intervención humana Chips NVIDIA Vera Rubin entra en producción completa; 10x rendimiento de tokens vs Blackwell, despliegues Q3 2026 Chips NVIDIA suspende RTX 50 Super indefinidamente; escasez de GDDR7 obliga recortes de GPU para juegos ante demanda de IA Research Google envía Gemini 3.6 Flash con 17% menos tokens, precio $7.50; 3.5 Pro aún retrasado Research Físicos demuestran computación de reservorio con 400 partículas oscilantes en líquido; F1 0,90 en detección de anomalías Funding Anthropic inicia roadshow de IPO con inversionistas; début Nasdaq apuntado para octubre de 2026 en valuación de $965B–$1T Market Los precios de DRAM de servidor establecidos para subir 13–18% en Q3 2026 a medida que la demanda de IA supera la oferta; la escasez se extiende hasta 2027 Chips TSMC se compromete con $265B en Arizona, agrega empaque avanzado; EE.UU. aún envía chips a Taiwan para CoWoS Market Kioxia se desploma 16% mientras la debacle del sector de memoria se expande; la capitalización de mercado se redujo a la mitad en un mes Market Potencia de cluster de IA, no GPUs, es ahora el cuello de botella; colas de aprobación de red alcanzan 24-36 meses Chips Fab 2 de TSMC en Arizona comienza instalación de equipos Q3 2026; producción 3nm objetivo 2027 Chips Progreso A14 de TSMC alcanza ~90% de rendimiento tres meses por delante del cronograma de N2; objetivo de producción en masa 2H 2028 Funding Chai Discovery cierra $400M Serie C a $3,8B; diseño de anticuerpos de IA ahora utilizado por Lilly, Pfizer, Novartis Funding Fireworks AI recauda $1,5B en Serie D a valuación de $17,5B; supera $1B ARR con 40T+ tokens/día Breaking Neo emerge de la furtividad con $100M para controlar IA agentíca; Gartner dice que el 40% de las aplicaciones empresariales serán agentícas para fin de año Policy Hassabis, Nadella, Altman convergen en regulación de IA; tres CEOs rivales apoyan revisión de modelo independiente Policy FCC expande licencias de cables submarinos a SLTE; protege a gigantes tecnológicos estadounidenses, bloquea acceso chino Breaking Especificación MCP 2026-07-28 elimina sesiones, añade endurecimiento OAuth; envíos el 28 de julio con cambios disruptivos Chips NVIDIA implementa CPU Vera en workflows de diseño EDA; Cadence & Synopsys muestran ganancias de 1,5x Chips Samsung Foundry se equilibra: rendimientos de 2nm alcanzan 55-60%; contrato de Tesla señala que los clientes están dispuestos a diversificar Breaking OpenAI lanza Presence: Plataforma de agente empresarial con mejoras impulsadas por Codex; resuelve el 75% de los problemas de soporte sin intervención humana Chips NVIDIA Vera Rubin entra en producción completa; 10x rendimiento de tokens vs Blackwell, despliegues Q3 2026 Chips NVIDIA suspende RTX 50 Super indefinidamente; escasez de GDDR7 obliga recortes de GPU para juegos ante demanda de IA Research Google envía Gemini 3.6 Flash con 17% menos tokens, precio $7.50; 3.5 Pro aún retrasado Research Físicos demuestran computación de reservorio con 400 partículas oscilantes en líquido; F1 0,90 en detección de anomalías Funding Anthropic inicia roadshow de IPO con inversionistas; début Nasdaq apuntado para octubre de 2026 en valuación de $965B–$1T Market Los precios de DRAM de servidor establecidos para subir 13–18% en Q3 2026 a medida que la demanda de IA supera la oferta; la escasez se extiende hasta 2027 Chips TSMC se compromete con $265B en Arizona, agrega empaque avanzado; EE.UU. aún envía chips a Taiwan para CoWoS Market Kioxia se desploma 16% mientras la debacle del sector de memoria se expande; la capitalización de mercado se redujo a la mitad en un mes Market Potencia de cluster de IA, no GPUs, es ahora el cuello de botella; colas de aprobación de red alcanzan 24-36 meses Chips Fab 2 de TSMC en Arizona comienza instalación de equipos Q3 2026; producción 3nm objetivo 2027 Chips Progreso A14 de TSMC alcanza ~90% de rendimiento tres meses por delante del cronograma de N2; objetivo de producción en masa 2H 2028 Funding Chai Discovery cierra $400M Serie C a $3,8B; diseño de anticuerpos de IA ahora utilizado por Lilly, Pfizer, Novartis Funding Fireworks AI recauda $1,5B en Serie D a valuación de $17,5B; supera $1B ARR con 40T+ tokens/día Breaking Neo emerge de la furtividad con $100M para controlar IA agentíca; Gartner dice que el 40% de las aplicaciones empresariales serán agentícas para fin de año Policy Hassabis, Nadella, Altman convergen en regulación de IA; tres CEOs rivales apoyan revisión de modelo independiente Policy FCC expande licencias de cables submarinos a SLTE; protege a gigantes tecnológicos estadounidenses, bloquea acceso chino Breaking Especificación MCP 2026-07-28 elimina sesiones, añade endurecimiento OAuth; envíos el 28 de julio con cambios disruptivos
Chips

NVIDIA implementa CPU Vera en workflows de diseño EDA; Cadence & Synopsys muestran ganancias de 1,5x

NVIDIA anunció que está implementando su CPU Vera—un procesador personalizado basado en Olympus con 88 núcleos, memoria LPDDR5X de alta eficiencia y Fabric Coherente Escalable de segunda generación—en workflows de EDA (automatización de diseño electrónico) utilizados para diseñar sus próximas CPUs y GPUs. Vera se optimiza para etapas de simulación, verificación e implementación de diseño de chips, donde el desempeño tradicional de CPU sigue siendo crítico a pesar de la aceleración de GPU de otras tareas de diseño. Las pruebas iniciales con Cadence Jasper (verificación formal) y Synopsys VCS (simulación funcional) mostraron hasta 1,5x más de desempeño en cargas de trabajo de clase producción seleccionadas.

La verificación e implementación son el cuello de botella del diseño: antes de que un chip llegue a la manufactura, los ingenieros ejecutan miles de iteraciones de validación. La simulación lógica, verificación formal e implementación digital dependen del desempeño de núcleo único, eficiencia del subsistema de memoria y rendimiento sostenido—lo inverso de cargas de trabajo pesadas en GPU. Al implementar Vera internamente, NVIDIA está acortando ciclos de diseño para sus propios procesadores mientras valida la arquitectura para futuros licenciados. Cadence y Synopsys están perfilando Vera aún más para optimización de software más amplia y ajuste a nivel de sistema para extender ganancias de desempeño en más workflows.

Para arquitectos de chips y clientes NVIDIA, esta es una señal de productividad: los cronogramas de tapeout dependen del rendimiento de verificación, y una aceleración de 1,5x en simulación lógica y verificación formal reduce materialmente el tiempo de iteración de diseño. NVIDIA planea seguir a Vera con Rosa (impulsada por el núcleo Rigel), creando un bucle de retroalimentación continuo entre diseño de silicio y arquitectura de CPU. El movimiento refleja cómo el diseño de chip moderno ya no es computación monolítica de GPU—diferentes etapas requieren hardware diferente, y el desempeño de CPU sigue siendo un cuello de botella que vale la pena corregir por separado.

Fuente: blogs.nvidia.com →