Los fabricantes de teléfonos inteligentes enfrentan un aprieto de margen ya que los costos de DRAM y NAND se han disparado debido a la demanda de centro de datos de IA. Los precios promedio de venta de DRAM se han cuadriplicado y los precios de NAND se han triplicado en los últimos 12 meses, según Counterpoint Research. Los proveedores de memoria están redirigiendo capacidad a aceleradores de IA y HBM para hiperscalers (Microsoft, Google, Meta, AWS), privando a la electrónica de consumo de suministro. Apple se está moviendo al nodo de 2nm de TSMC para sus SoCs de la serie A, uno de los procesos más caros de la fundición, añadiendo más presión.
Los envíos de unidades de teléfonos inteligentes se espera que caigan a 950 millones en 2026 desde 1.2 mil millones en 2025, con aumentos de costo de DRAM como el factor más grande. El costo de silício de Apple en 2nm llegará a $80, aproximadamente 10 veces más alto que cuando Apple usó el proceso de 28nm de TSMC hace una década. Los wafers de 2nm de TSMC ahora superan $30.000. Los fabricantes de teléfonos inteligentes enfrentan dos opciones: absorber pérdidas o luchar por participación en medio de márgenes estrechos. Apple probablemente puede aumentar precios sin perder participación (todos los competidores enfrentan el mismo aprieto), mientras que los OEM chinos como Xiaomi, con precios de venta promedio alrededor de $160, luchan por pasar costos a clientes sensibles al precio.
El mercado se está remodelando: marcas premium como Apple y Samsung se benefician de la capacidad de aumentar ASP y mantener márgenes, mientras que los segmentos de gama media y presupuesto enfrentan extinción o colapso de margen. Samsung está particularmente protegido por integración vertical (fabrica su propia memoria y lógica). Los competidores chinos y fabricantes Android de bajo costo sienten el golpe más duro ya que la memoria ahora representa 15-20% de BOM para dispositivos de gama media. Para inversores que rastrean capex, esto valida la realidad de que la infraestructura de IA está jalando la mayoría de la capacidad de wafer lejos de la electrónica de consumo.