El proceso 2nm (N2) de TSMC logró rendimientos de prueba superiores al 70% a principios de este año y ha continuado ascendiendo, superando el umbral requerido para la producción del iPhone 18 y MacBook M6 de Apple. La producción en volumen comenzó oficialmente en Q4 2025, y la empresa se encamina hacia 100,000 obleas mensuales antes de fin de 2026—una rampa dramática de la ejecución inicial de 10,000 unidades. El presidente de TSMC, C.C. Wei, afirmó que la demanda de clientes ha superado las proyecciones internas, con ambas fabs de 2nm en Taiwán completamente reservadas para 2026. Apple ha asegurado más de la mitad de la capacidad inicial de 2nm para sus chips A20/A20 Pro (serie iPhone 18) y procesadores M6 para MacBook Pro.
Sin embargo, ha surgido un cuello de botella crítico de la cadena de suministro: TSMC está sentada en aproximadamente $1 mil millones de Apple A20 Pro SoCs completados que no pueden avanzar a la siguiente fase de producción debido a escasez de DRAM (específicamente memoria LPDDR5X). Los chips completaron la fabricación de obleas y el empaque Wafer-Level Multi-Chip Module en Fab 3 de TSMC en julio/agosto de 2026, pero están estancados esperando envíos de DRAM para completar el proceso final de montaje. Apple ha negociado con múltiples proveedores, incluyendo el fabricante chino CXMT, pero los clientes de infraestructura de IA están superando a los OEM de dispositivos de consumidor por capacidad disponible de LPDDR5X, dejando la producción de iPhone vulnerable a más retrasos si el suministro de DRAM no se despeja para la temporada de pre-pedidos de septiembre.
Para los arquitectos: el rendimiento del 70% en 2nm vincula el liderazgo de procesos de TSMC sobre Samsung (~30%) e Intel 18A (~10%), pero el éxito del nodo 2nm ahora está limitado por suministro de memoria fuera de nodo, no por capacidad de fab. Esto señala un cambio estructural en la complejidad del diseño de chips: los nodos de cómputo de borde se están entregando, pero la integración heterogénea y el empaque avanzado ahora requieren cadenas de suministro coordinadas multi-proveedor. Las organizaciones que planean despliegues de 2026 con silicio personalizado deben asumir fricción de co-programación chip-memoria e construir búferes de inventario.