Rapidus Alvo de Produção em 2nm para 2027 Sem Clientes Nomeados

Rapidus tem como alvo a produção em massa de 2nm gate-all-around em sua fábrica IIM-1 em Hokkaido na segunda metade do ano fiscal de 2027, mesmo sem clientes de volume confirmados, conforme relatado pelo Tom's Hardware e TrendForce. O CEO Atsuyoshi Koike divulgou em um relatório da TrendForce sobre a rodada de financiamento privado da empresa de ¥167,6 bilhões que discussões estão em andamento com mais de sessenta potenciais compradores, com cotações preliminares fornecidas a aproximadamente dez, principalmente no exterior. Esta lacuna entre o cronograma anunciado e a demanda confirmada é crucial para arquitetos que planejam o fornecimento de aceleradores de inferência até 2028.

A linha piloto IIM-1 é baseada no design de nanofolha GAA da IBM de 2021, seguindo o treinamento de mais de 150 engenheiros no Albany NanoTech Complex da IBM e a reatribuição de cerca de oitenta para Chitose para ajuste de processo. A fábrica opera o primeiro scanner ASML TWINSCAN NXE:3800E EUV de nível de produção em massa do Japão, instalado em dezembro de 2024 e realizando as primeiras exposições em abril de 2025. Rapidus está adotando um fluxo de wafer único, marcado RUMS, que integra metrologia por wafer em modelos de IA para acelerar o aprendizado de rendimento e reduzir os tempos de retorno. A empresa também planeja integração de chiplet em casa e empacotamento a nível de painel com substrato de vidro, parceria com Tenstorrent em IP de processador de IA de borda.

Os alvos de capacidade da fábrica são 6.000 inícios de wafer por mês no lançamento, com o objetivo de alcançar aproximadamente 25.000 WSPM no primeiro ano, de acordo com a análise de capacidade do Tom's Hardware. Mesmo nessa produção máxima, a produção da IIM-1 será significativamente menor do que a de TSMC ou Samsung em megafábricas de ponta, focando em lógica de alto desempenho seletiva e designs baseados em chiplet em vez de silício em massa para treinamento de IA. Um Kit de Design de Processo foi entregue a clientes iniciais no Q1 de 2026, com chips de teste desenhados pelo cliente esperados no final de 2026. Nenhum dado de rendimento foi publicado. A empresa demonstrou transistores de 2nm operacionais em um evento do cliente em julho de 2025, embora o desempenho nessa etapa ainda não atendesse às expectativas; por volta de setembro de 2025, começou a refinar características de desempenho, com melhorias avançando rapidamente, e o trabalho que levou cerca de um ano e meio na base de desenvolvimento de Albany da IBM foi concluído em menos de dois meses na fábrica de Chitose. Com mais de 200 ferramentas para calibrar em vários processos, a curva de rendimento permanece principalmente teórica.

A fabricação de transistores GAA é mais complexa do que FinFET, e tanto Samsung quanto Intel experimentaram déficits de rendimento prolongados em nós semelhantes. Em 6.000 WSPM, um erro de rendimento é sobrecarga de desenvolvimento gerenciável; no entanto, em 25.000 WSPM, cada ponto percentual de perda de rendimento aumenta diretamente o custo por die e alonga os prazos de qualificação do cliente. A concentração do site é alta, com a IIM-1 sendo uma única fábrica sem redundância geográfica, e o governo japonês detendo uma estrutura de participação controladora conversível que pode alcançar aproximadamente sessenta por cento se o desempenho piora, acrescentando decisões orientadas por políticas a um ramp already uncertain. Rapidus tem discutido cenários de contingência, incluindo uma parceria com TSMC ou uma degradação de nó para 5nm/7nm se os rendimentos de 2nm não se materializarem, embora o complexo JASM de Kumamoto da TSMC já esteja enviando nós maduros e visando 3nm por volta de 2028.

Não aloque qualquer fita de inferência para IIM-1 até que um cliente nomeado se comprometa com volume e curvas de rendimento publicadas demonstrem que o modelo de wafer único RUMS pode superar a economia de aprendizado em lote dos incumbentes.