Tempos de Entrega do CoWoS Alcançam 50 Semanas à medida que a Escassez da TSMC Se Estende até 2027

O CEO da TSMC, C.C. Wei, informou aos acionistas que levará "muito tempo" para atender à demanda dos clientes, uma alegação apoiada por dados operacionais. O empacotamento avançado CoWoS está esgotado até 2026 com tempos de entrega ultrapassando as 50 semanas. A Fab 21 na Arizona está totalmente agendada até 2027, mesmo com um acionamento de US$ 20 bilhões na Fase 2 que antecipa a produção de 3nm para 2027, em vez de 2028.

A restrição se estende além da litografia. As fabs N3 da TSMC estão gravemente restritas, com tempos de entrega entre 52 e 78 semanas, e as fabs N2/A16 estão totalmente agendadas com prazos de 78 a 104 semanas, de acordo com a Silicon Analysts. A restrição chave para aceleradores de IA é o empacotamento CoWoS-L. A capacidade de CoWoS cresceu aproximadamente 10 vezes, de cerca de 13.000 wafers por mês no final de 2023 para um objetivo de 130.000 wpm no final de 2026, de acordo com a Silicon Analysts. Separadamente, a partir da base de aproximadamente 35.000 wpm no final de 2024, o objetivo final de 2026 representa aproximadamente um aumento de 4 vezes ao longo de cerca de 18 meses, de acordo com a Oplexa. A demanda continua superando o fornecimento. A Nvidia detinha aproximadamente 70% da capacidade de CoWoS-L da TSMC em 2025, de acordo com a Introl. Em 2026, a Nvidia é projetada para reservar 595.000 wafers de CoWoS no total (~60% da demanda global), de acordo com o Astute Group. A Broadcom e a AMD detêm alocação direta de 150.000 e 105.000 wafers, respectivamente; dentro do bloco da Broadcom, a Google possui uma subalocação de 90.000 wafers para TPUs, a Meta 50.000 e a OpenAI 10.000. A TSMC contratou partes do fluxo de CoWoS para a ASE e Amkor para manter o ritmo, e todo o die fabricado na nova instalação na Arizona ainda retorna para a Tailândia para empacotamento, conforme relatado pela CNBC.

Para equipes planejando infraestrutura de treinamento e inferência, a matemática de aquisição é inflexível. Compromissos de capital sozinhos não garantem a alocação de CoWoS ou HBM — o gargalo é a capacidade física de throughput de empacotamento, não o orçamento. Os tempos de entrega do CoWoS são superiores a 50 semanas. O HBM3E está totalmente alocado até 2026, com preços de contrato aumentando de 15 a 22 por cento ano sobre ano, de acordo com a Silicon Analysts. A SK Hynix, que detém cerca de 50 por cento do mercado de HBM, indicou que as escassezas podem se estender até o final de 2027. Wei indicou que a TSMC manterá preços estáveis em vez de elevá-los, uma estratégia para evitar volatilidade no ciclo de memória, ainda que a estabilidade não signifique disponibilidade.

A hierarquia de alocação está perturbada. Os compromissos de volume da Nvidia resultam em filas mais longas ou preços premium para implantações menores para acessar a capacidade da ASE e Amkor. O maior risco é o bloqueio geográfico: todo empacotamento avançado para silício TSMC ocorre na Tailândia. A Intel está promovendo seus nós 18A e 14A, bem como o empacotamento EMIB e Foveros como uma alternativa — a Apple e a Nvidia estão relatadamente considerando a Intel para produção em 2028, e o Terafab de Musk contratou a Intel para empacotar chips personalizados, mas mudar uma pilha N3/CoWoS-L qualificada para a Intel requer uma requalificação de vários anos que nenhuma pipeline de inferência de produção pode gerenciar de forma rápida.

O penhasco de inferência de 2027 é um problema mal discutido. Os clusters de treinamento encomendados hoje dependem de compromissos de alocação feitos há dois anos. Quando esses se expandirem para inferência em escala em 2027, a mesma escassez de CoWoS e HBM se aplicará. Equipes que consideraram o empacotamento um detalhe menor encontrarão ASICs de inferência competindo pela mesma fila de 50 semanas, exigindo ou provisionamento especulativo agora ou enfrentando penalidades de throughput de alternativas de empacotamento de menor largura de banda.