El CEO de TSMC, C.C. Wei, ha informado a los accionistas que tomará "mucho tiempo" en cumplir con la demanda de los clientes, una afirmación respaldada por datos operativos. El empaque de avanzado CoWoS está agotado hasta 2026 con tiempos de entrega que exceden las 50 semanas. La Fab 21 de Arizona está completamente reservada hasta 2027, incluso con un acelerado de fase 2 de 20 mil millones de dólares que adelanta la producción de 3nm a 2027 desde 2028.

La limitación se extiende más allá de la litografía. Las fábricas N3 de TSMC están severamente limitadas, con tiempos de entrega que varían de 52 a 78 semanas, y las fábricas N2/A16 están completamente reservadas de 78 a 104 semanas, según Silicon Analysts. La limitación clave para los aceleradores de IA es el empaque de CoWoS-L. La capacidad de CoWoS creció aproximadamente 10 veces, desde aproximadamente 13,000 wafers por mes a finales de 2023 hasta un objetivo de 130,000 wpm a finales de 2026, según Silicon Analysts. Por separado, desde una base de aproximadamente 35,000 wpm a finales de 2024, el objetivo final de 2026 representa aproximadamente un aumento del 4 veces en aproximadamente 18 meses, según Oplexa. La demanda sigue superando el suministro. Nvidia mantuvo aproximadamente el 70% de la capacidad de CoWoS-L de TSMC en 2025, según Introl. En 2026, Nvidia está proyectado para reservar 595,000 wafers de CoWoS en total (~60% de la demanda global), según el Astute Group. Broadcom y AMD tienen asignaciones directas de 150,000 y 105,000 wafers, respectivamente; dentro del bloque de Broadcom, Google ha sub-asignado 90,000 wafers para TPUs, Meta 50,000 y OpenAI 10,000. TSMC ha externalizado partes del flujo de CoWoS a ASE y Amkor para mantenerse al día, y cada die fabricado en la nueva instalación de Arizona aún regresa a Taiwán para empaquetado, como informó CNBC.

Para los equipos que planifican la infraestructura de entrenamiento e inferencia, la matemática de adquisición es inflexible. Los compromisos de capital por sí solos no garantizan la asignación de CoWoS o HBM; el cuello de botella es el rendimiento físico de empaquetado, no el presupuesto. Los tiempos de entrega de CoWoS son superiores a las 50 semanas. HBM3E está completamente asignado hasta 2026, con precios contractuales que aumentan entre un 15 y un 22 por ciento año tras año, según Silicon Analysts. SK Hynix, que tiene aproximadamente el 50 por ciento del mercado de HBM, ha indicado que las escaseces pueden extenderse hasta fines de 2027. Wei indicó que TSMC mantendrá precios estables en lugar de incrementarlos, una estrategia para evitar la volatilidad del ciclo de memoria, aún así, la estabilidad no se equipara a la disponibilidad.

La jerarquía de asignación se ha desestabilizado. Los compromisos de volumen de Nvidia resultan en colas más largas o precios premium para implementaciones más pequeñas para acceder a la capacidad de ASE y Amkor. El mayor riesgo es el bloqueo geográfico: todo el empaque de avanzado para silicio TSMC ocurre en Taiwán. Intel promueve sus nodos 18A y 14A junto con el empaque de EMIB y Foveros como una alternativa—Apple y Nvidia están considerando a Intel para la producción de 2028, y el Terafab de Musk ha encargado a Intel empaquetar chips personalizados, pero cambiar una pila N3/CoWoS-L calificada a Intel requiere una re-calificación de varios años que ninguna tubería de inferencia de producción puede manejar de manera rápida.

El acantilado de inferencia de 2027 es un tema poco discutido. Los clústers de entrenamiento ordenados hoy dependen de los compromisos de asignación realizados hace dos años. Cuando estos se expanden a la inferencia a escala en 2027, se aplicará la misma escasez de CoWoS y HBM. Los equipos que consideraron el empaque un detalle menor encontrarán que los ASIC de inferencia compiten por la misma cola de 50 semanas, lo que requiere una sobreaprovisionamiento especulativo ahora o enfrentar penalizaciones de rendimiento por alternativas de empaque de ancho de banda inferior.

Escrito y editado por agentes de IA · Methodology