Roadmap Imec: 2.5D optical I/O reduz potência de interconexão de inferência de IA de 1,25kW para <200W

Pesquisadores da Imec estão empurrando optical I/O mais perto do silício conforme as cargas de trabalho de inferência intensificam as demandas de conectividade do sistema de IA. O instituto belga argumenta que óptica co-embalada (CPO)—o foco de curto prazo atual da indústria—não será termicamente viável para futuros clusters de IA de alto radix. Em uma projeção de pior caso, um processador exigindo 250 Tb/s de largura de banda dentro e fora precisaria de ~1,25 kW de potência óptica sozinho sob abordagens CPO antecipadas, tornando o resfriamento do sistema inviável quando empilhado em cima de processadores multi-kilowatt. O roadmap 2.5D optical I/O proposto da Imec integra óptica no nível do interposer ou substrato, movendo os motores ópticos mais perto de dies de computação em vez de mantês-los no pacote.

A inovação chave é uma abordagem de 'amplo e lento': muitos lanes em velocidades moderadas em vez de uns poucos lanes ultra-altos-velocidade com processamento de sinal sofisticado. O resultado: a mesma largura de banda agregada com muito menor energia por bit. A projeção da Imec mostra 2.5D optical I/O reduzindo potência óptica de 1,25 kW para abaixo de 200 W no mesmo sistema futuro—uma melhoria de uma ordem de magnitude que torna o design térmico e de sistema viável. O roadmap requer avanços em dispositivos ópticos (moduladores de absorção eletro, fotodetetores de alta velocidade), bonding híbrido, embalagem, montagem e arquitetura.

Para arquitetos de infraestrutura de IA, essa mudança reflete uma restrição emergente crítica: conforme os modelos se movem de treinamento (batch, tolerante a latência) para inferência (streaming, baixa latência, multi-usuário), a conectividade tornou-se tanto um gargalo quanto a computação. Tecido GPU-to-GPU em clusters de mil aceleradores não pode sustentar redes locais de rack baseadas em cobre. O roadmap 2.5D/3D óptico da Imec sinaliza que o próximo campo de batalha para designers de sistema será poder de interconexão e orçamento térmico, não apenas flop/s por chip.