Rapidus cortuca preços de wafers 2nm da TSMC

Rapidus estabeleceu o preço para seus primeiros wafers da classe 2nm entre ¥3 milhão e ¥3,5 milhão cada, o que se traduz em US$ 18.550 a US$ 21.635, cortucando o preço rumoroso da TSMC N2 em torno de US$ 30.000 em 30 a 38 por cento. A empresa tem como alvo a fabricação em grande volume na segunda metade de 2027 em sua fábrica IIM-1 em Chitose, Hokkaido. A pilha de processo é um fluxo de nanofolhas com portas em todos os lados licenciado da IBM, pilotado em scanners ASML TWINSCAN NXE:3800E EUV que se tornaram operacionais em abril de 2025. Rapidus está optando por processamento de wafer único ao invés de ferramentas em lote, reduzindo o tempo de giro para lotes personalizados, mas com o custo de eficiência de ferramentas e produção de wafers por hora. Para habilitação de design, a empresa está promovendo Raads, um ambiente de EDA baseado em LLM que ela alega reduz o tempo de design pela metade e corta os custos de design em 30 por cento, embora não tenha as bibliotecas de IP comprovadas em silício e as estratégias de empacotamento que a Plataforma de Inovação Aberta da TSMC desenvolveu ao longo de uma década.

Rapidus está em discussões com aproximadamente 60 clientes, principalmente no exterior, e forneceu cotações preliminares para cerca de 10, com vitórias de design visíveis em empresas específicas de IA Tenstorrent e Esperanto Technologies, ambas trabalhando em aceleradores RISC-V. A empresa planeja aumentar a produção de 6.000 inícios de wafer por mês para 25.000 no primeiro ano, uma fração da capacidade da TSMC N2. Rapidus é claro que não está competindo em volume, mas sim focando em silício personalizado de pequenas séries e alta velocidade, em vez dos milhões de execuções de GPU de IA que preenchem os Gigafabs da TSMC.

Para arquitetos de IA planejando atualizações de hardware de inferência, o timing é crítico. A expectativa é que a produção em volume de 2nm da Rapidus não seja significativa até 2028, momento em que a TSMC espera aumentar sua nodo N2P refinado e seu processo A16 com entrega de energia na parte traseira, apoiado pelo aprendizado de rendimentos de cinco módulos de fábrica. Um wafer Rapidus de US$ 21.635 pode parecer mais barato do que um wafer TSMC de US$ 30.000, mas o risco de integração de uma linha de geração primária GAA, a ausência de um ecossistema de empacotamento e a probabilidade de que a segunda geração de 2nm da TSMC ofereça maior densidade de transistores e eficiência de energia em uma produção madura deve ser considerada.

Ao aprimorar os preços, as fundições incumbentes, a TSMC está elevando as cotações em 3nm, 5nm e 7nm em 5 a 10 por cento, enquanto a Samsung Foundry está relatadamente aumentando os preços de 4nm e 5nm em cerca de 15 por cento para novos clientes. Essas altas de preços afetam os aceleradores de IA que são enviados hoje, construídos em nós de classe N5 ou N3, o que significa que a linha do tempo de 2027 da Rapidus não oferece alívio imediato para os clusters de inferência sendo adquiridos agora.

O processamento de wafer único oferece agilidade ao custo da produção, adequado para protótipos e aceleradores de IA personalizados, mas potencialmente um gargalo para necessidades em grande escala. Mais significativamente, Rapidus não possui um ecossistema equivalente ao OIP da TSMC, que fornece fluxos de trabalho de EDA validados, IP reutilizáveis de SerDes e controladores de memória e referências de empacotamento CoWoS que podem economizar tempo significativo para o silício. O governo japonês detém uma participação de voto de 11,5 por cento e um veto de ação dourada através do METI, acrescentando risco de compra geopolítica para compradores não japoneses já navegando pela Lei CHIPS dos EUA e restrições de controle de exportação. Os ¥2,35 trilhões em apoio estatal acumulado e os adicionais de ¥631,5 bilhões aprovados para abril de 2026 indicam que a lista de preços é dependente de subsídios e ainda não sustentada pelo mercado.

Arquitetos de IA devem modelar suas corridas de aceleradores de IA personalizados de 2028-2029 em torno de US$ 20.000 por wafer de 2nm se puderem tolerar a variação de produção da geração primária. No entanto, para silício de inferência em grande volume, é aconselhável manter a roadmap da TSMC em vista até que a Rapidus proove que pode combinar rendimentos e entregar um ecossistema de empacotamento que justifique a mudança.