SK hynix & TetraMem demuestran chip edge-AI con memristor, eficiencia de 21.3 TOPS/W para inferencia ligera

TetraMem Inc. y SK hynix anunciaron la finalización exitosa de una colaboración de tecnología conjunta, destacada por la publicación de su artículo de investigación "A Memristor-based In-Memory Computing SoC with Efficient Depthwise Convolution" en Advanced Intelligent Systems, también seleccionado como portada de la revista. El dispositivo fue diseñado para acelerar la inferencia de red neuronal en modelos de IA ligeros mientras consume una fracción de la potencia que consumirían GPUs o NPUs de gama alta.

El SoC alcanza un máximo de aproximadamente 2,54 TOPS en un escenario teórico de mejor caso, que es 16X inferior a los requisitos de Copilot+ de Microsoft. Sin embargo, el SoC ofrece un rendimiento máximo de 0,254 TOPS por NPU y alcanza una eficiencia energética de 21,3 TOPS/W a 100 MHz y 11,9 TOPS/W a 400 MHz, superando la eficiencia INT8 de A100 de Nvidia por un orden de magnitud. El chip opera en un proceso de 65nm y utiliza 10 unidades de procesamiento neural, con una dedicada a la optimización de convolución en profundidad.

La arquitectura combina computación en memoria basada en memristor (IMC) con experiencia de fabricación de SK hynix. TetraMem reemplazó crossbars convencionales con topología en zigzag, permitiendo que 28 convoluciones 3×3 independientes se ejecuten en paralelo mientras usan el 100% de la matriz para almacenamiento de pesos. El diseño apunta a la inferencia de borde para modelos como MobileNet, abordando el desafío de mover la computación de IA más cerca de los datos mientras reduce el consumo de energía—una restricción crítica para dispositivos IoT y de borde.

Para profesionales: esta es una demostración de concepto de prueba de computación céntrica en memoria, no un producto comercial. El límite teórico de 2,54 TOPS y el proceso de 65nm sugieren viabilidad comercial limitada a corto plazo para implementaciones a gran escala. Sin embargo, la publicación de portada de la revista y la colaboración del proveedor señalan creciente inversión en I+D en arquitecturas en memoria conforme la industria explora alternativas a diseños convencionales de GPU/NPU para cargas de trabajo de borde específicas. La afirmación de eficiencia energética (21,3 TOPS/W) es significativa para dispositivos restringidos por batería si la fabricación se escala.